EP0242948 (A.

US4757217 (A

EP0242948 (B

Also published as:

# TIMING CONTROL CIRCUIT FOR REFRESH OPERATION OF SEMICONDUCTOR STORAGI DEVICE

Patent number:

JP62188096

**Publication date:** 

1987-08-17

Inventor:

SAWADA KAZUHIRO; others: 02

Applicant:

**TOSHIBA CORP** 

Classification:

- international:

G11C11/34

- european:

Application number:


JP19860029320 19860213

Priority number(s):

# Abstract of JP62188096

PURPOSE:To automatically perform a refresh in a vacant time of a normal memory operation, by controlling an operation according to priority of a normal readout start command signal and a refresh start command signal generated within a storage device.

CONSTITUTION:At the time of, first of all, a readout start command signal NSET is inputted to the terminal S of an FF circuit 1, and next, a refresh start command signal RSET is inputted to the terminal S of an FF circuit 2, the first control circuit 7 is activated through a priority decision circuit 3, then a normal operation is started. Next, at the time of a normal word line shut-off signal NRST is inputted to the terminal R of the circuit 1, the second control circuit 9 is activated, then the refresh is performed. On completing those operations, a refresh word line shut-off signal RRST is inputted to the terminal R of the circuit 2, then a state goes to a standby state. At the time of the signal RSET is inputted earlier than the signal NSET, the normal operation is performed after the refresh, and the refresh is performed in the vacant time of the memory operation.



Data supplied from the esp@cenet database - Worldwide

# ⑩ 日本国特許庁(JP)

- ⑪特許出願公開

#### 昭62-188096 ⑫ 公 開 特 許 公 報 (A)

· @Int Cl.4

庁内整理番号 證別記号

④公開 昭和62年(1987)8月17日

G 11 C 11/34

363

E-8522-5B

発明の数 1 (全7頁) 審査請求 有

半導体記憶装置のリフレツシュ動作タイミング制御回路 69発明の名称

> の特 頤 昭61-29320

願 昭61(1986)2月13日 露出

Œ 沢 明者 ⑫発 井 砂発 明 者 桜

和宏 貴 康

武彦

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

— 孝 野 上 ⑫発 明 者 株式会社東芝 ①出 願 人

川崎市幸区堀川町72番地

外2名

弁理士 鈴江

1. 発明の名称

30代 理

半導体記憶装置のリフレッシュ動作メイミン グ制御回路

2. 特許請求の範囲

(1) リフレッシュ動作が必要なメモリセルのア レイを有し、リフレッシュ動作が必要な場合に は通常のメモリ動作とリフレッシュ動作とを同 一のナクセスサイクル内で行なりことが可能な 半導体記憶装置に設けられ、通常読み出し開始 指令信号が一方の入力となり、通常動作におい て選択されるワード 線の選択終了に伴なって通 常動作ワード線シャットオフ信号が他方の入力 となり、上記通常読み出し開始指令信号を一時 保持するセットリセット形の第1のフリップ回 路と、リフレッシュ開始指令借号が一方の入力 となり、リフレッシュ動作において遊択される リフレッシュワード線の選択終了に伴ってリフ レッシュワード 嶽 シャットオフ 信号が 他方の入 力となり、上記リフレッシュ開始指令信号を一 時保持するセットリセット形の第2のフリップ フロップ回路と、 2個の 2 入力論理回路が交差 接続されてなり、この2個の2入力論理回路の 各一方の入力としてそれぞれ対応して前記2個 のフリップフロップ回路により一時保持された 個号が導かれ、両入力の論理レベル関係により 通常の説み出し動作を開始制御するための信号 またはリフレッシュ動作を開始制御するための 信号を出力する優先度決定回路とを具備するこ とを特徴とする半導体記憶装置のリフレッシュ 動作タイミング制御回路。

(2)前記優先度決定回路の2個の2入力論理回路 の各出力側にそれぞれ対応して波形整形用のイ ンパータ国路が設けられてなることを特徴とす る前記特許請求の範囲第1項記載の半導体記憶 装置のリフレッシュ動作タイミング制御回路。

(3)前記2個の2入力論理回路はそれぞれ2入 カナンド回路であり、前記インバータ回路の関 館はその入力のハイレベルとローレベルとの中 間電位より低目に設定されていることを特徴と

する前記特許請求の範囲第 2 項記載の半導体記 賃装置のリフレッシュ動作タイミング制御回路。

(4)前記2個の2入力論理回路はそれぞれ2入力ノア回路であり、前記インパータ回路の閾値はその入力のハイレベルとローレベルとの中間 健位より高目に設定されていることを特徴とする前記特許請求の範囲第2項記載の半導体記憶 装置のリフレッショ動作タイミング制御回路。

### 3. 発明の詳細な説明

〔発明の目的〕

(産業上の利用分野)

本発明はリフレッシュ動作の必要な半導体記憶装置に係り、特に通常のメモリ動作の空音時間にリフレッシュ動作を行なうことが可能な半導体メモリにかいて、通常のメモリ動作とリフレッシュ動作とのタイミング制御回路に関する。 (従来の技術)

リフレッシュ動作を必要とする半導体メモリ、 たとえばメモリセルが1トランジスタと1キャ

とパッファレジスタ54との電気的接続が所定 タイミングでスイッチ制御されるようになって いるので、通常のメモリ動作の空き時間にリフ レッシュ動作を行なわせることが可能になって いる。即ち、アドレス (ADD) 信号とチップイネ — プルペー ( CE ) 信号とによって確定したアド レスに対応したワード線WLIが一定期間開き、 との期間にセンスアンプイネーブル (SAE) 信号 によりセンスアンプ88が動作してメモリセル アレイ81からのデータをセンス増幅し、上配 読み出しの対象となったメモリセルの再替き込 みが行なわれる。引き続いて、カラムデコーダ イネープル (CDE) 信号によりカラムデコーダ δ 3 が動作し、その出力による制御により前記 センスアンプグ2の出力がパッファレジスタ 8 4 化伝えられ、ペッファレジスタイネーブル (BRE) 信号により上記 パッファレジスタ 5 4 に アータが格納され、このアータが入出力ペッフ ァ δ δ を経て入出力ピン ( 図示せず ) か 5 出力 データ OUT として出力される。このように読み

ペシタとからなるダイナミック型 RAM (ランダ ムアクセスメモリ)の一種として、使用者がり フレッシュ動作を意識しないで済む(使用者か **らりフレッショ動作が見えない)ように通常の** 読み出し動作とリフレッシュ動作とを同一のア クセスサイクル内で時分割で行ない得るように した 仮想的 なスタティック型 RAM が 本 賦 出願人 の出願(特顧昭59-163508号、特顯昭 59-111894号)により提案されている。 この RAM のメモリセルコア 領域を中心とした構 成の一例を第5図に示しており、その動作タイ ミングチャートの一例を第6図に示している。 上記 RAM の特徴は、メモリセルアレイ 5 1 の選 択されたワード線およびセンスアンプ 5 2 がそ れぞれパルス的に駆動されるようになっており、 上記センスアンプ52により感知された通常の 銃み出し動作による情報がカラムデコーダ83 によりペッファレジスタ84に伝えられて一旦 格納されたのち入出力ペッファゟゟに読み出さ れるようになっており、上配センスアンプ 5 2

出しデータが出力されるまでの期間内に上記 CDE 信号、 SAE 信号がディセーブルになって再 ぴょモリセルアレイ 8 1 のピット 継にアクセス が可能になり、今度はリフレッシュアドレス信 母により上記ワード線WLIとは別のリフレッ シュの対象となるメモリセルに接続されている リフレッシュワード級 RWL が一定期間開く。そ して、との期間に再び SAE 信号によりセンスア ンプsaが動作するととによって上記リフレッ シュの対象となるメモリセルの再省を込み(リ フレッシュ)が行なわれる。とのリフレッシュ 動作のとき、CDE信号はディセーブル状態のま まであるので、とのときのセンスアップ出力は 読み出されない。次に、CB信号がイネーブル になると、上記したと同様にアドレス信号によ るヮード顔の選択(たとえばWL2の選択)か **らリフレッシュ動作までの一連の動作が繰り返** される。

なお、上記した動作タイミングにおいては、 リフレッシュ動作は説み出し動作による読み出 ところで、上述したように通常のメモリ動作の空き時間に自動的にリフレッシュ動作を行なわせるようにそのタイミングを管理制御するためのリフレッシュタイミング制御回路が必要であり、その具体的で簡単な回路構成の実現が望まれていた。

を各対応して一方の入力とする2個の2入力論 理回路が交達接続され、上記各一方の入力の論 理レベル関係により通常読み出し動作とリフレッショ動作との優先度を決定し、この決定出力 により通常読み出し動作の開始制御あるいはリフレッショ動作の開始制御を行なり通常動作・ リフレッショ動作優先度決定回路とからなると とを特徴とするものである。

#### (作用)

(発明が解決しようとする問題点)

本発明は、上述したように通常のメモリ動作の空き時間に自動的にリフレッショ動作を行なわせるようにタイミンクを管理制御よるための 具体的回路の実現に対する要望に鑑みてなされたもので、簡単な回路構成にてリフレッショ動作を適切なタイミングで行なわせるように管理制御し得る半導体記憶装置のリフとを目的とする。

#### [発明の構成]

(問題点を解決するための手段)

本発明は、通常のメモリ動作の空き時間に自動的にリフレッシュ動作を行なわせるようにクイミングを管理制御する半導体記憶装置のリフレッシュ動作タイミング制御回路として、記憶費の部で発生する通常部み出し開始指令ほ母をよびリフレッシュ開始指令信号をそれぞれ一時保持する2個のフリップロップ回路の各一方の出

#### (実施例)

以下、図面を参照して本発明の一実施例を詳細に説明する。第1図に示すリフレッシュ動作タイミング制御回路は、通常のメモリ動作の空き時間にリフレッシュ動作を行なうことが可能な第5図を参照して前述したような半導体配像要世の一部として集積回路チップ上に形成され

ている。即ち、1はセットリセット型の第1の フリップフロップ(FF)回路であり、そのセ ット 入力 S として 通常 読 み出 し 動作 (通常動作) 開始指令信号 NSET が入力し、リセット入力 R として通常動作ワード線シャットオフ個号NRST が入力する。2はセットリセット型の第2の FF回路であり、そのセット入力8としてリフ レッシュ開始指令信号 RSET が入力し、リセッ ト入力&としてリフレッシュワード線シャット オフ信号 RRST が入力する。3は2個の2入力 ナンド回路4,5が交差接続(一方の回路の出 力が他方の回路の2入力のうちの1入力となる) された通常動作・リフレッシュ動作優先度決定 回路であり、第1の2入力ナンド回路 4の一方 の入力として前記第1のFF回路1のQ出力 (通常動作要求信号NREQ)が導かれ、第2の 2 入力ナンド回路 5 の一方の入力として前記第 2 の F F 国路 2 の Q 出力 ( リフレッシュ 要求信 号RREQ )が導かれている。上記第1の2入力 ナンド回路 4 の出力は CMO8型(相補性絶縁ゲー

1 のFF回路」のQ出力(NREQ)がハイレベル "H"になったのち第2のFF回路2のQ出力 (RREQ)が"H"レベルになる。一方、優先度決 定回路3において、第1の2入力ナンド回路↓ の一方の入力ノードN」および第2の2入力ナン ド回路5の一方の入力ノードNaはそれぞれ対応 して前記 NREQ 信号、RREQ 信号が立ち上がるまで は"H"レペルで待機している。これによって、 NREQ 信号の方が RREQ 信号より先に"H"レベル になると、第1の2入力ナンド回路↓の出力ノ ードNg がローレベル"L"になり、第2の2入 カナンド回路5の出力ノードN。は"H"レベル のままである。したがって、第1のインバータ 回路 6 の出力信号 NGO が先に "H" レベルになり 第1の制御回路 7 によって通常動作開始のため 化アとレス入力に応じたワーと線 NWL を開く信 号が一定期間"H"レベルになるのに対して、第 2 のインパータ回路 8 の出力信号 RGO は "L" レ ベルのままであり、第2の制御回路9はそのま まの状態で特機している。上記 NGO 信号の"H"

ト型)の第1のインパータ回路 6 により波形整形されると共に反転されて通常動作開始制御用の第1の制御回路 7 の入力となり、前配第2の2 入力ナンド回路 5 の出力は CMOS 型の第2のインパータ回路 8 により波形整形されると共に反転されてリフレッシュ動作開始制御用の第2の制御回路 9 の入力となるように接続されている。

レベル期間に、第6図を参照して前述したと同 様に通常の読み出し動作が行なわれ、CDE信号 および BRE 信号がそれぞれディセーブルになっ た後の時刻も。にないて前記ワード線NWLの選 択信号が"L"レベルになってワード線 NWL の選 択が終了すると、図示しないメモリ制御回路か ら通常ワード線シャットオフ信号 NRST が第1 のFF回路1のリセット入力として入力する。 これにより、第1のFF回路1の NREQ 出力は \*L\*レベルになり、第1の2入力ナンド回路 4 の出力ノードN』は『H"レベルになり、第1の インパータ回路 f の出力信号 NGO は "L" レベル になる。とれに対して、前記時刻 t i で\*H"レ ベルになった第2のFF回路2の RREQ 出力は \*H\*レベルを保ち続けており、上配第1の2入 カナンド回路4の出力ノードN。(換首すれば、 第2の2入力ナンド回路5の一方の入力ノード N . )が"H"レベルになったときに第2の2入 カナンド回路 8 の出力ノードN。が"L"レベル になり、第2のインペータ 8 の出力信号 RGO が

時刻ts に"H"レペルになる。なお、時刻ts からしませては上記回路動作に伴なう遅れ時間 である。したがって、上記第2の制御国路9に よって、リフレッシュ動作開始のためにリフレ ッシュアドレスに応じたリフレッシュワード線 RWL を開く信号が一定期間"H"レベルになり、 上記 RGO 信号の"H" レベル期間に第 6 図を参照 して前述したと同様にリフレッシュ動作が行な われる。このとき、上記第2の制御回路9は CDE信号をディセーブル状態に保つように制御 し、センスアンプ出力が読み出されないように している。そして、上記りフレッシュワード線 RWL の選択信号が"L"レベルになって、リフレ ッシュワード線 RWL の選択が終了した時刻 ti 化図示しないメモリ制御回路からリフレッシュ ワード線シャットオフ信号 RRST が第2のFF 回路2のリセット入力として入力する。とれに より、第2のFF回路2の RREQ 出力は"L"レ ペルになり、第2の2入力ナンド回路 5 の出力 ノードN 4 は"H"レベルになり、第2のインパ

中間電位まで一旦下がり、その後、2入力ナン ド回路 4 , 5 の入力トランジスタ特性の相違な どにより、いずれか一方が"H"レベル、他方が "L"レベルにラッチされるようになる。ととで は、ノードN,が"L"レベル、ノードN。が "H"レベルにラッチされる場合を図示した。そ して、時刻 t : において、ノード N : のレベル が第 1 のインパータ回路 f の関値 V<sub>7 R</sub> を横切っ て低下すると、その出力信号 NGO が \*H\* レベル になり、前述したように通常読み出し動作が開 始するようになる。この場合、上記ノードNai N。の電位がラッチされるまでの期間にそれぞ れの電位により誤って応動してインパータ回路 6 , 8 がそれぞれ"H" レベルを出力することが ないように、つまりインパータ回路6,8によ りノードN。 N の電位の動きを正常に波形 **整形する必要があり、そのためにはインペータ** 回路  $\delta$  ,  $\delta$  の 概値  $V_{TH}$  を それ ぞれ 前 記 中 間 電 位 ("H"レベルが Vcc 電位、"L"レベルが接地電 位とすれば、約 $\frac{1}{2}$  Vic である) より低目に設定

これに対して、第3図に示す動作タイミングのように通常動作開始指令信号 NSET とりフレッシュ開始指令信号 RSET とが同時に入力してNREQ 信号とな何時刻も。に"H"レベルになった場合には、第1の2入力ナンド回路4の出力ノードN。および第2の2入力ナンド回路5の出力ノードN。はそれぞれ低下し始め、時刻も1、に"H"レベルと"L"レベルとの

しておくことが望ましい。

なお、1つのアクセスサイクル内で通常動作開始指令信号 NSET のみ入力した場合には通常読み出し動作のみ開始させるような制御が行なわれ、これとは逆にリフレッシュ開始指令信号RSET のみ入力した場合にはリフレッシュ動作のみ開始させるような制御が行なわれることになる。

なお、本発明は上記実施例に限られるものではなく、第4図に示すように2個の2入力とのクリスののののののののではなる後先にでなる後先にでなる後先にでなる。として第1ののでは、TREQ信号)を導くようにののインスののでは、では、TGO信号のように変形としてで、TGO信号をいる。ないで、第1回には、「TGO信号をいる。」には、「TGO信号をい


# 特開昭 62-188096 (6)


きを正常に波形整形するためにはインパータ回 路 6', 8'の閾値 V<sub>TB</sub>'をそれぞれ中間電位 (約<mark>1</mark>2 Vcc) より高目に設定しておくことが望ましい。

#### [発明の効果]

#### 4. 図面の簡単な説明

第1図は本発明に係る半導体記憶装置のリフレッシュ動作タイミング制御回路の一実施例を示す論理回路図、第2図は第1図の回路の動作例を示すタイミングチャート、第3図は同じく他の動作例を示すタイミングチャート、第4図





は本発明の他の実施例を示す論理回路図、第5 図は現在提案されている仮想的なスタティック 型メモリの一部を概略的に示す構成説明図、第 6 図は第5 図のメモリの動作例を示すタイミン グチャートである。

1 , 2 … フリップフロップ回路、3 , 3′ … 後 先度決定回路、 4 , 5 … 2 入力ナンド回路、 6 , 6′ , 8 , 8′ … インペータ回路、 4 1 , 4 2 … 2 入力ノア回路。

出顧人代理人 弁理士 鈴 江 武 彦

